儲(chǔ)能：電路的耗電有時(shí)候大，有時(shí)候小，當(dāng)耗電突然增大的時(shí)候如果沒(méi)有電容，電源...儲(chǔ)能：電路的耗電有時(shí)候大，有時(shí)候小，當(dāng)耗電突然增大的時(shí)候如果沒(méi)有電容，電源電壓會(huì)被拉低，產(chǎn)生噪聲，振鈴，嚴(yán)重會(huì)導(dǎo)致CPU重啟，這時(shí)候大容量的電容可以暫時(shí)把...
如圖所示MOS管驅(qū)動(dòng)電路，定性分析可知，當(dāng)MOS管關(guān)斷時(shí)，MOS管兩端應(yīng)力為Vds，此...如圖所示MOS管驅(qū)動(dòng)電路，定性分析可知，當(dāng)MOS管關(guān)斷時(shí)，MOS管兩端應(yīng)力為Vds，此時(shí)Vds向Cgd和Cgs充電，可能導(dǎo)致Vgs達(dá)到Vgs(th)導(dǎo)致MOS管誤導(dǎo)通。
弱反型區(qū)，溝道消失，流過(guò)溝道的漂移電流變?yōu)閿U(kuò)散電流。模型的表達(dá)式變?yōu)橹笖?shù)特...弱反型區(qū)，溝道消失，流過(guò)溝道的漂移電流變?yōu)閿U(kuò)散電流。模型的表達(dá)式變?yōu)橹笖?shù)特性而不是平方律 弱反型區(qū)適合低功耗電路，因?yàn)殡娏骱苄。珕?wèn)題在于較大的噪聲以及...
對(duì)于NMOS，當(dāng)襯源PN結(jié)正偏時(shí)，會(huì)帶來(lái)閂鎖效應(yīng)（Latch-up），所以VBS<0，背柵效...對(duì)于NMOS，當(dāng)襯源PN結(jié)正偏時(shí)，會(huì)帶來(lái)閂鎖效應(yīng)（Latch-up），所以VBS<0，背柵效應(yīng)會(huì)導(dǎo)致閾值電壓變大，電流IDS減小。
前級(jí)同向端輸入電壓信號(hào)給LM324,運(yùn)放負(fù)自身負(fù)反饋需要?jiǎng)討B(tài)平衡，此時(shí)，同相端、...前級(jí)同向端輸入電壓信號(hào)給LM324,運(yùn)放負(fù)自身負(fù)反饋需要?jiǎng)討B(tài)平衡，此時(shí)，同相端、反相端電壓相等(V+=V-)。由此R1上的電壓就是同相端輸入電壓，R1采樣電阻上流過(guò)的恒...
Vds與Vdsat的關(guān)系 Vds > Vdsat時(shí)，region變?yōu)?，為了保證PVT下電路仍處于飽和...Vds與Vdsat的關(guān)系 Vds > Vdsat時(shí)，region變?yōu)?，為了保證PVT下電路仍處于飽和區(qū)，需要讓Vds -Vdsat大于某個(gè)經(jīng)驗(yàn)值。
