電路端接電阻方式,端接電阻的作用-KIA MOS管

常見(jiàn)的電路電阻端接方式

1、串聯(lián)端接

串聯(lián)端接是一種簡(jiǎn)單直接的方法，通過(guò)在發(fā)送端輸出端串聯(lián)一個(gè)電阻，使得輸出阻抗與電阻的總值等于傳輸線的特征阻抗，從而實(shí)現(xiàn)阻抗匹配，減少信號(hào)反射。然而，這種方法會(huì)影響信號(hào)的上升時(shí)間，尤其是在高速電路中，可能會(huì)導(dǎo)致問(wèn)題。同時(shí)，電阻的分壓作用也會(huì)降低發(fā)送端的輸出。

2、并聯(lián)端接

當(dāng)接收端的輸入阻抗較大時(shí)，可以采用并聯(lián)端接方式。通過(guò)在接收端并聯(lián)一個(gè)電阻到地或電源，使得接收端的等效阻抗等于傳輸線的特征阻抗，實(shí)現(xiàn)阻抗匹配。并聯(lián)端接簡(jiǎn)單易行，但會(huì)消耗直流功率。在上拉或下拉的情況下，還能分別提高驅(qū)動(dòng)能力和對(duì)電流的吸收能力。

3、戴維寧端接

戴維寧端接結(jié)合了上拉電阻和下拉電阻，形成一個(gè)等效阻抗等于傳輸線特征阻抗的端接電路。這種方式的優(yōu)點(diǎn)在于，上拉和下拉電阻都能有效吸收反射，同時(shí)在電路無(wú)信號(hào)時(shí)能為電路提供直流電平，適用于總線應(yīng)用。然而，由于電阻的存在，直流功耗較大。

4、RC網(wǎng)絡(luò)端接

RC網(wǎng)絡(luò)端接是并聯(lián)端接的改進(jìn)版，通過(guò)在并聯(lián)到地的電阻下方增加一個(gè)電容，實(shí)現(xiàn)了直流隔離，減小了直流功耗。同時(shí)，RC網(wǎng)絡(luò)仍能保持與并聯(lián)端接相似的反射減小效果。但需要注意的是，RC網(wǎng)絡(luò)的時(shí)間常數(shù)會(huì)影響信號(hào)的上升時(shí)間，在高速電路中使用時(shí)需謹(jǐn)慎計(jì)算。

幾種端接方式的區(qū)別和優(yōu)缺點(diǎn)

(1) 串聯(lián)端接

這是我們最容易想到也最常用的一種端接方式。發(fā)送端的輸出阻抗比較小，那么我們?cè)陔娐飞现苯哟?lián)一個(gè)電阻，使得輸出阻抗加上電阻阻值的總阻抗等于傳輸線阻抗，這樣就能保證阻抗的連續(xù)性，減小信號(hào)的反射。串聯(lián)端接實(shí)現(xiàn)比較簡(jiǎn)單，缺點(diǎn)也比較明顯。由于線路中串聯(lián)了電阻，會(huì)影響信號(hào)的上升時(shí)間，這在高速電路中可能會(huì)引起問(wèn)題。另外由于電阻的分壓，使得發(fā)送端輸出減小。串聯(lián)端接的電阻要放在盡量靠近發(fā)送端的位置，以便能發(fā)揮更好的作用。

(2) 并聯(lián)端接

當(dāng)接收端的輸入阻抗比較大時(shí)，我們可以考慮在接收端并聯(lián)端接一個(gè)電阻到地或者到電源。電阻的阻值等于走線的特征阻抗。通過(guò)這種方式實(shí)現(xiàn)阻抗匹配。這種方式和串聯(lián)端接一樣簡(jiǎn)單易行，缺點(diǎn)是會(huì)消耗直流功率。上拉的時(shí)候能提高驅(qū)動(dòng)能力，下拉的時(shí)候能提高對(duì)電流的吸收能力。

(3) 戴維寧端接

戴維寧端接就是采用上拉電阻和下拉電阻來(lái)共同組成端接電路，使得戴維寧等效阻抗等于傳輸線的特征阻抗以實(shí)現(xiàn)阻抗匹配。戴維寧端接的優(yōu)點(diǎn)是上拉電阻和下拉電阻都能用來(lái)吸收反射，在電路上沒(méi)有信號(hào)的時(shí)候，還能夠?yàn)殡娐诽峁┮粋€(gè)直流電平，適合總線應(yīng)用。但是缺點(diǎn)也很明顯，那就是由于電阻的存在，在電源和地之間存在直流通路，直流功耗較大。

(4) RC 網(wǎng)絡(luò)端接

RC 網(wǎng)絡(luò)端接是并聯(lián)端接的升級(jí)版，就是在并聯(lián)到地的電阻下面再增加一顆電容。這樣既能夠和并聯(lián)端接一樣減小反射，同時(shí)由于電容的存在隔離了直流，減小了直流功耗。當(dāng)然缺點(diǎn)也很明顯，RC 電路的時(shí)間常數(shù)會(huì)影響信號(hào)的上升時(shí)間，在高速電路使用中要仔細(xì)計(jì)算。

端接電阻的作用

電路中如果阻抗不連續(xù)，就會(huì)造成信號(hào)的反射，引起上沖下沖、振鈴等信號(hào)失真，嚴(yán)重影響信號(hào)質(zhì)量。所以在進(jìn)行電路設(shè)計(jì)的時(shí)候阻抗匹配是很重要的考慮因素。

對(duì)我們的 PCB 走線進(jìn)行阻抗控制已經(jīng)不是什么高深的技術(shù)了，基本上是每個(gè)硬件工程師必備的基本能力。但在具體電路中，只考慮走線的阻抗還不夠。實(shí)際電路都是由發(fā)送端、連線和接收端共同組成的。我們希望做到的是整個(gè)鏈路的阻抗都一致。但是實(shí)際電路中很難做到這一點(diǎn)，一般發(fā)送端的輸出阻抗會(huì)比較小，而接收端的輸入阻抗又很高，那么要處理好這對(duì)矛盾，端接就成為一種很自然的手段。因此，端接的本質(zhì)依然是阻抗匹配，這個(gè)是進(jìn)行 PCB 設(shè)計(jì)的重中之重。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機(jī)：18123972950（微信同號(hào)）

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)金田路3037號(hào)金中環(huán)國(guó)際商務(wù)大廈2109

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供  MOS管  技術(shù)幫助

免責(zé)聲明：本網(wǎng)站部分文章或圖片來(lái)源其它出處，如有侵權(quán)，請(qǐng)聯(lián)系刪除。