運放參數(shù)分析：輸入阻抗和輸入電容詳解-KIA MOS管
信息來源：本站 日期：2023-07-14
下圖說明了運放的輸入端阻抗的特性。主要有兩個參數(shù)，輸入阻抗和輸入電容。對于電壓反饋型運入，輸入阻抗主要由輸入級的決定，一般 BJT 輸入級的運放的共模輸入阻抗會大于 40MΩ。差模輸入阻抗大于 200GΩ。對于 JFET 和 CMOS 輸入級的運放，輸入阻抗要大的多。這個阻抗通常表現(xiàn)為電阻性。
更值得我們多加關注的是運放的輸入電容。這個參數(shù)通常在 datasheet 的表格中所列出，但常被忽視。運放的輸入電容，通常分為共模輸入電容 Ccm 和差模輸入電容 Cdiff。
運放的輸入共模電容 Ccm 和差模電容 Cdiff 會形成運放的輸入電容 Cin。在許多應用中，運算放大器的輸入電容都不會造成問題。
但在某些應用中會引起放大電路的不穩(wěn)定。尤其是反向輸入端的電容，是放大電路不穩(wěn)定的幾大罪魁禍首之一。如下圖所示是運放在有輸入電容的影響下的模型。
這個反向輸入端的電容會在運放的環(huán)路增益中引入一個極點。正是這個極點的存在，在某些條件下，可能會引起放大電路的不穩(wěn)定。
運放輸入電容引入的極點如下式。即使這個極點 0-dB 交截越頻率之內(nèi)，而是非常靠近 0-dB 交越頻率，它也有可能引起問題。在這個極點的頻率點上，相位會有 45 度的相位延遲，它很可能減少放大電路的相位裕度。
如放大電路的 0-dB 交截越頻率是 2MHz。在 2MHz 處的相位裕度是 89°。 如果這個極點的頻率點也在 2MHz 處，它將使相位裕度減少 45°。而變?yōu)棣?= 89° – 45° = 44°。 44 度的相位裕度就顯得的不夠了。
通常放大電路的輸入電容不只由運放的輸入電容組成，還包括布線引起的雜散電容和引腳電容。應盡量避免運算放大器反相輸入端存在外部雜散電容，尤其是在高速應用中。反相輸入周圍區(qū)域應去除接地層，從而最大程度地減小 PC 板雜散電容，此外，該引腳的所有連接都應盡量短。
在一些應用，常會加入反饋電容來增加放大電路的穩(wěn)定，加入反饋電容后的電路的環(huán)路增益為，可見反饋補償電容給環(huán)路增益中引入了一個零點。
式中，CG 是指運放的輸入電容和輸入端的寄生電容。加入反饋電容的好處，就是可以抵消由于運放輸入電容和輸入端的寄生電容引起的環(huán)路不穩(wěn)定。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務大廈2109
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權，請聯(lián)系刪除。
<ul id="ou8ay"></ul>