【模擬電路】運放--輸出阻抗分析-KIA MOS管

我們知道運放的特點都是高輸入阻抗，低輸出阻抗；而假設的理想運放更是將輸入阻抗近似到無窮大，輸出阻抗趨近于零；高輸入阻抗是為是減小對前級的影響，而低輸出阻抗帶負載能力強，所以在小信號放大電路中我們總是在前級設計一個跟隨電路，提高電路的性能。

然而運放并不是理想運放，所以每個datasheet會列出它在極限條件下參數值供我們參考，在datasheet中有一個參數：開環輸出阻抗（Open loop output resistance）Ro。如果沒有給出這個明確值，可以參考資料計算。

什么情況下我們需要考慮輸出阻抗呢？

由于Ro的存在，并且不像理解運放中的為零，運放在驅動容性負載時，就會出問題了。主要問題是Ro和負載電容相互作用給放電大路的環路增益引入一個極點。

運放輸出阻抗

f（po1） = 1/(2ΠRC),很容及計算出這個極點f（po1） = 5.545kHz,將環路增益畫成了波特圖進行分析。

運放輸出阻抗

引入的這一新的極點Fpo1使得運放的開環益在Fpo1以后以40dB/dec的速度滾降。它反饋系數倒數的直線時在相交點fcl時閉合速度為40dB/dec。這足以使放大電路不穩定了。（注：放大電路穩定性的判據為開環增益Aol曲線與反饋系數的倒數曲線在相交點fcl處的閉合速度為20dB/dec則放大電路穩定）

即使放大電路沒有發生震蕩，它也會使得放大電路對方波響應時有一個過沖。如下圖，是在不同負載電路下小信號過沖的曲線。從曲線中可以看出，500pF的負載電路可以使放大電路過沖達50%。這個曲線很重要哦，在很多運放的datasheet中會給出。

運放輸出阻抗

截取一下部分單電源運放的實測Ro,來自于“運算放大器的穩定性”

運放輸出阻抗

從上面一個圖例我們假設一個使用環境，運放驅動一個容性負載（設置0.1uF）輸出，那么極點范圍主要在2.6K~160K(Hz)間，引用：如果是要做高頻信號的長線驅動，則RO的大小有影響。就是RO和輸出電容CL會組成一個極點，會影響AMP的主POLE ，因為RO會隨著頻率的增加而增加，則POLE會左移，可能引起自激。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區金田路3037號金中環國際商務大廈2109

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供 MOS管技術幫助

免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。