【PMOS NMOS區(qū)分】記憶方法、制造工藝-KIA MOS管
信息來源：本站 日期：2022-11-25
記憶方法、繪圖：
1. 與SUB襯底(工藝中為N-Well / P-Well)聯(lián)接的一端均為S源極，另一端為D漏極。符號中三橫線表示三溝道，相聯(lián)的兩條對應(yīng)一端必為S源極；
2. 符號中箭頭方向代表電子e的移動方向；Ep.N溝道MOS管多數(shù)載流子為電子e，工作時電子e流向溝道內(nèi)側(cè)，箭頭向內(nèi)，PMOS相反；
3. 寄生二極管方向與箭頭(電子e)方向同向（類似并聯(lián)電路電流方向一致）；
4. D漏極、S源極接高電勢一端必定為寄生二極管指向的一端；
原理：
PMOS要形成P溝道(PNP)，所需載流子為空穴，開關(guān)速度慢——【助記】P上面"O"類似空穴；
NMOS要形成N溝道(NPN)，所需載流子為電子e，開關(guān)速度快——【助記】N轉(zhuǎn)90度類似"e"；
特性：
1. NMOS N溝道載流子為電子e，形成導通溝道需要 + 電荷的吸引，因此高電平導通、低電平關(guān)閉；
2. PMOS P溝道載流子為空穴，形成導通溝道需要 - 電荷吸引，因此低電平導通、高電平關(guān)閉；
注：該方法僅供協(xié)助記憶，實際原理并非吸引，而是電場作用下電子在各原子間的移動。
制造工藝：
如圖左側(cè)為NMOS，右側(cè)為PMOS。
1. PW（P-Well(P阱)）、NW（N-Well(N阱)），為NMOS、PMOS的襯底；
2. 為滿足半導體工藝制程要求，襯底聯(lián)接端與源、漏極設(shè)計在同一側(cè)（為降接觸電阻，接觸位置離子注入濃度高、各接觸點位置Dep金屬硅化物）。
3.通過相互聯(lián)接，可以組成最基礎(chǔ)的邏輯門電路，與門、非門、或門、與非門、或非門、異或門等，從而實現(xiàn)芯片邏輯運算。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。
<ul id="ou8ay"></ul>