【CMOS反相器】CMOS反相器的傳輸延時(shí)-KIA MOS管
信息來源：本站 日期：2022-10-28
CMOS延時(shí)單元的設(shè)計(jì)，如下圖所示，8bitDAC和9bit電容陣列一起控制輸出脈沖的形狀，輸出信號的時(shí)鐘沿延時(shí)一般都是通過改變反相器的電流和輸出電容來改變的。
如下圖所示的反相器，其傳輸延時(shí)是由NMOS和PMOS的等效電阻對負(fù)載電容Cload（一般指下一級輸入電容）充放電所消耗的時(shí)間決定的。
關(guān)于反相器中的一些延時(shí)定義如下：
定義tpLH為Vout由低電平翻轉(zhuǎn)至高電平的傳輸延時(shí)（以50%為參考），此時(shí)的CMOS反相器可等效為下表左圖所示的電路。
定義tpHL為Vout由高電平至低電平翻轉(zhuǎn)的傳輸延時(shí)，此時(shí)的CMOS反相器可等效為下表右圖所示的電路。統(tǒng)稱為propagation delay。tf和tr分別表示下降延時(shí)和上升延時(shí)，這里暫時(shí)不作討論。
從電壓角度列方程，傳輸延時(shí)的推導(dǎo)如下：
從電流角度看的話，就直接是RC電流充放電了，可以直觀理解：電流越大，延時(shí)越小，電流越小，延時(shí)越大。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。
