MOS晶體管的工作原理       

首先討論將柵極與源極短路、接地（V_GS=OV）時(shí)的狀況。如圖1.9所示的MOS晶體管。這種狀態(tài)下，雖然漏極上加電壓V_DS，但是在漏極—源極間簡(jiǎn)直沒(méi)有電流流過(guò)。為什么？如圖1.10所示，這是由于此時(shí)的漏極與源極間能夠等效為兩個(gè)pn結(jié)二極管反向連接。

工作原理

1．V_GS從0V→漸增加
     當(dāng)柵極—源極間的電壓V_GS從0V逐步增加時(shí)（圖1.11），那么在一定電壓下，如圖1. 12所示，在柵氧化膜下面會(huì)構(gòu)成稱(chēng)為溝道的n型化的區(qū)域，即構(gòu)成n型反型層。這個(gè)溝道就是將源區(qū)與漏區(qū)l連接起來(lái)的電子通路。這時(shí)如圖1.12所示，當(dāng)漏極加電壓V_DS時(shí)，漏極—源極間就有電流流過(guò)，該電流叫做漏極電流。把構(gòu)成溝道所必需的柵極—源極間的電壓叫做閾值電壓V_T，關(guān)于Si MOS晶體管來(lái)說(shuō)，大約是0.6V。用V_TN、V_TP分別表示NMOS晶體管和PMOS晶體管的闞值電壓。柵極—源極間所加電壓V_GS高于閾值電壓V_T構(gòu)成溝道的狀態(tài)稱(chēng)為強(qiáng)反型狀態(tài)(strong inversion)。    

2.當(dāng)V_GS大于V_T，V_DS增加時(shí)
    在堅(jiān)持V_GS大于VT前提下，V_DS逐步從OV增大時(shí)，如圖1.13(a)所示，漏極電流ID也在增加。這時(shí)的漏極電流表達(dá)式由下式給出：

式中，W是MOS晶體管的溝道寬度；L是MOS晶體管的溝道長(zhǎng)度。w與L都是重要的參數(shù)，溝道寬度W和長(zhǎng)度L如何肯定是晶體管設(shè)計(jì)中的重要問(wèn)題，這里首先需求留意的是，漏極電流ID與溝道寬度W成比例，而與溝道長(zhǎng)度L成反比。

基礎(chǔ)參數(shù)

3．決議電學(xué)特性的其他參數(shù)

  我們?cè)賮?lái)看式(1.1)中的其他參數(shù)。μ是載流子遷移率，在NMOS與PMOS中分別是電子和空穴的遷移率，用μn和μp表示。其典型值為

就是說(shuō)，PMOS與NMOS的遷移率相差3倍。假如晶體管的電流驅(qū)動(dòng)才能相同，那么NMOS的尺寸大小就只要PMOS的1/3。    
Cox是MOS晶體管單位面積的柵電容，由下式給出：

式中，εox真空介電常數(shù)(8.85X10-14［F/cm］）,εox為柵氧化膜的相對(duì)介電常數(shù)（SiO2是3.9）；tox是柵氧化膜的厚度。    

式(1.1)表示的漏極電流表達(dá)式適用的條件是V_GS>VT，V_DS≤V_GS-V_T。在這個(gè)條件下MOS晶體管的工作區(qū)域稱(chēng)為非飽和區(qū)，也叫做線性區(qū)(linear region）    

當(dāng)V_DS處于OV左近時(shí)，精確地說(shuō)，是當(dāng)V_DS《2(V_GS-V_T)時(shí)，式(1.1)右邊的第2項(xiàng)能夠疏忽不計(jì)，能夠近似為下式：  

 由該式能夠看出，當(dāng)V_DS《2(V_GS-V_T)時(shí)，I_D與V_DS成比例。實(shí)踐上，如圖1.13(b)所示，在VDS接近ov的區(qū)域，能夠看到I_D與VDS，成比例地增加。隨著V_DS的增大，式(1.1)中的-V_DS2／2變得不可疏忽，這時(shí)I_D的增加就遲緩了。
    在V_GS大于V_T的強(qiáng)反型狀態(tài)，假如漏極-源極電壓進(jìn)一步增加，到達(dá)V_DS=V_GS-V_T時(shí)，漏極電流ID就變?yōu)橄率剑?br />
    在漏極-源極間電壓進(jìn)一步增加的狀況下（也就是VDS>VGS -VT），漏極電(流不再像前面那樣增加，根本上是一定值，其值由式(1.4)給出。這個(gè)工作區(qū)域（V_DS>V_GS-V_T）稱(chēng)為飽和區(qū)。

工作基本原理

    4．模仿電路工作在飽和區(qū)
    圖1. 14示出漏極電流ID與漏極-源極間電壓V_DS的關(guān)系。非飽和區(qū)與飽和區(qū)R的分界是

    需求指出的是，MOS晶體管的飽和區(qū)相當(dāng)于雙極晶體管中的活性區(qū)或者激活區(qū)( active region)，而與雙極晶體管中的飽和區(qū)概念完整不同。

    圖1. 15是以柵極-源極間電壓V_GS為參變量的狀況下漏極電流ID與漏極-源極間電壓V_DS的關(guān)系。隨著V_GS的增加，I_D也在增。虛線表示飽和區(qū)與非飽和區(qū)的分界。能夠看出，V_GS越高為了使晶體管丁作在飽和區(qū)就需求更大的V_DS。

    再來(lái)討論以柵極-源極間電壓V_GS為橫軸時(shí)漏極電流I_D的變化。當(dāng)MOS晶體管工作在飽和區(qū)時(shí)，由于這時(shí)的I_D由式(1.4)給出，所以如圖1.16所示，I_D與V_GS的關(guān)系是2次方特性。
    取式(1.4)兩邊的平方根，就是

能夠看出，ID是V_GS的一次函數(shù)。圖1.17示出ID與V_GS的關(guān)系。從該圖中可以看出，在V_GS>V_T時(shí)，I_D是V_GS的一次函數(shù)。外插直線與橫軸V_GS的交點(diǎn)就是閾值電壓V_T。